Synopsys CoreTools 2024.09 طراحی تراشه‌های دیجیتال

Synopsys CoreTools مجموعه‌ای پیشرفته از ابزارهای طراحی و یکپارچه‌سازی هسته‌های IP برای سیستم‌های SoC و FPGA است. این مجموعه به مهندسان طراحی امکان می‌دهد تا با رعایت استانداردهای صنعتی مانند IP-XACT، فرآیندهای پیچیده بسته‌بندی، پیکربندی و بازاستفاده از IP را با دقت بالا و سرعت توسعه بهینه انجام دهند. استفاده از Synopsys CoreTools باعث کاهش خطاهای انسانی، همسان‌سازی فرایندهای طراحی و افزایش قابلیت اعتماد در تولید قطعات دیجیتال می‌شود، به‌ویژه در پروژه‌های چندلایه و بزرگ که شامل صدها هسته و زیرسیستم است.

ابزار coreBuilder در این مجموعه، بستر جامعی برای بسته‌بندی و مدیریت هسته‌های IP فراهم می‌آورد. طراحان می‌توانند پارامترهای قابل تنظیم، مرزهای ارتباطی، وابستگی‌ها و مستندات طراحی را به‌صورت یکپارچه مدیریت کنند. این فرآیند باعث استانداردسازی هسته‌ها، کاهش نیاز به اصلاحات مجدد و افزایش سرعت تحویل طراحی‌ها می‌شود. علاوه بر این، هسته‌های IP بسته‌بندی شده با coreBuilder قابلیت استفاده مجدد در پروژه‌های مختلف را دارند، که بهینه‌سازی زمان توسعه و کاهش هزینه‌ها را تضمین می‌کند.

ابزار coreAssembler و coreConsultant نیز در کنار coreBuilder، فرآیند اسمبل، پیکربندی، نصب و پیاده‌سازی زیرسیستم‌های مبتنی بر IP را به صورت خودکار و با دقت بالا انجام می‌دهند. coreAssembler با محیط گرافیکی و دستوری خود، تولید RTL پیکربندی‌شده و منطق ارتباطی را به صورت اتوماتیک انجام می‌دهد و از زبان TCL برای سفارشی‌سازی پشتیبانی می‌کند. coreConsultant نیز در مراحل نصب، پیکربندی و تأیید هسته‌ها راهنمایی می‌کند و با ابزارهای Synopsys مانند Design Compiler، Physical Compiler و PrimeTime یکپارچه شده است. این ترکیب ابزارها موجب می‌شود فرآیند توسعه، تأیید و پیاده‌سازی هسته‌های IP با حداقل خطا و بیشترین بهره‌وری انجام شود.

قابلیت‌های نرم افزار Synopsys CoreTools

• بسته‌بندی هسته‌های IP با استاندارد IP-XACT بروز (IP Core Packaging): امکان مدیریت یکپارچه پارامترها، مرزها، وابستگی‌ها و مستندات هسته‌های IP با رعایت استاندارد صنعتی.
• اسمبل و پیکربندی خودکار زیرسیستم‌های مبتنی بر IP جدید (IP Subsystem Assembly): تولید خودکار RTL پیکربندی‌شده و منطق ارتباطی برای زیرسیستم‌ها با کاهش خطاهای انسانی.
• راهنمایی در نصب، پیکربندی و پیاده‌سازی هسته‌های IP جدید (IP Deployment Guidance): پشتیبانی از فرآیندهای نصب و تأیید هسته‌ها با راهنمایی گرافیکی و مبتنی بر اسکریپت.
• تولید مستندات طراحی و گزارش‌های تحلیلی (Automated Design Documentation): ایجاد خودکار گزارش‌ها، نقشه‌ها و مستندات فنی برای پشتیبانی و تأیید طراحی.
• یکپارچگی با ابزارهای EDA و PLM بروز (EDA & PLM Integration): اتصال مستقیم به Design Compiler، Physical Compiler، PrimeTime و سایر ابزارهای Synopsys برای جریان طراحی یکپارچه.
• پشتیبانی از تولید RTL سفارشی با زبان TCL بروز (TCL-Based Custom RTL Generation): امکان سفارشی‌سازی جریان تولید RTL برای نیازهای پروژه‌های پیچیده.
• مدیریت وابستگی‌ها و پارامترهای هسته‌ها به صورت یکپارچه (Unified Core Parameter Management): کنترل دقیق پارامترهای طراحی، متغیرها و نسخه‌های مختلف هسته‌های IP.
• تسهیل فرآیند تأیید هسته‌ها (IP Verification Facilitation): کاهش زمان مورد نیاز برای تست و تأیید عملکرد هسته‌ها با ابزارهای هم‌راستا.
• امکان بازاستفاده هسته‌های IP در پروژه‌های مختلف (IP Reuse): استفاده مجدد هسته‌های طراحی شده برای کاهش هزینه و زمان توسعه.
• بهینه‌سازی جریان طراحی و کاهش خطاهای انسانی (Design Flow Optimization): بهبود کارایی طراحی با کاهش مراحل دستی و افزایش دقت در تولید زیرسیستم‌ها.

کابردهای تخصصی

• طراحی و بسته‌بندی هسته‌های IP برای استفاده مجدد در پروژه‌های SoC و FPGA: افزایش بهره‌وری و کاهش زمان توسعه با استانداردسازی هسته‌ها
• اسمبل و پیکربندی خودکار زیرسیستم‌های مبتنی بر IP: کاهش خطاهای انسانی و بهینه‌سازی جریان طراحی برای سیستم‌های پیچیده
• تأیید و پیاده‌سازی هسته‌های IP با دقت بالا: تضمین عملکرد صحیح هسته‌ها در پروژه‌های صنعتی بزرگ
• تولید مستندات و گزارش‌های تحلیلی طراحی: تسهیل فرایندهای تأیید و ارائه مستندات دقیق برای تیم‌های مهندسی و مدیریت پروژه
• یکپارچگی جریان طراحی با ابزارهای EDA و مدیریت چرخه عمر محصول (PLM): تسهیل هماهنگی میان طراحی، تست و تولید در پروژه‌های بزرگ و چندلایه

بیشتر بخوانید: Silvaco IC Design 2024 طراحی مدار مجتمع آنالوگ و دیجیتال

برای مشاهده اطلاعات کامل نرم افزار Synopsys CoreTools جهت طراحی تراشه‌های دیجیتال به اینجا مراجعه کنید.